|
Implementierung und Verlustleistungsanalyse eines leistungsoptimierten Dezimators für kaskadierte Sigma-Delta A/D-Wandler
Niklas Lotze
Graduiertenkolleg “Embedded Microsystems”, Universität Freiburg
Im Vortrag wird die Implementierung und Verlustleistungsanalyse eines leistungs-optimierten Dezimators für kaskadierte Sigma-Delta A/D-Wandler vorgestellt. Der gezeigte Ansatz integriert die für zeitkontinuierliche, kaskadierte Sigma-Delta-Wandler erforderliche Rekombinationslogik und Verstärkungsfehlerkorrektur in die erste Filterstufe. Die entsprechende Filtertopologie und die Ergebnisse einer Synthese für einem 0.18um CMOS Prozess werden dargestellt. Ein Vergleich zwischen einer herkömmlichen Filterstruktur und der hier vorgestellten zeigt einen Effizienzgewinn um einen Faktor vier.
[zurück]
|
